RISC-V做边缘AI，功耗优势从哪来

边缘AI芯片面对的要求很直接：语音唤醒、简单视觉识别等任务常被放到本地执行，延迟要低，电池和散热空间又有限。处理器无需覆盖所有场景，常用任务跑得稳、无用硬件少，往往更接近产品需求。

RISC-V因此受到关注。开放指令集让芯片团队能够按负载裁剪核心、增加扩展，并与NPU组合。2024年3月21日，奕斯伟计算相关材料将开放、灵活、精简、可拓展列为RISC-V面向边缘侧、端侧AI推理芯片的基础。这个判断说的是设计空间。芯片最终能省多少电，还要看微架构、软件和测试条件。

省电，先看芯片删掉了什么

2026年1月23日的一则RISC-V与ARM对比材料，将两者差异概括为：RISC-V便于删除特定应用不需要的指令和硬件；ARM侧重固定、经过高度优化的架构。可穿戴设备和智能家居终端的工作负载相对明确，裁掉长期用不到的功能，确实可能减少面积和功耗。

但指令集架构（ISA）只是起点。制程、缓存与内存访问、NPU利用率、待机策略、编译器生成的代码，都会改写能效结果。ARM也有NEON等向量能力，成熟IP和工具链还能降低项目试错成本。

现有素材没有给出同一模型、同一精度、同一测试环境下的芯片数据，所以“RISC-V普遍比ARM省电”站不住。更稳妥的判断是：RISC-V给特定任务留下了更大的裁剪自由，优势要由具体芯片证明。

AI推理常见大量矩阵运算，Transformer有注意力计算，卷积网络也有稳定的热点算子。RISC-V的扩展机制允许厂商围绕这些负载设计自定义指令，或把计算交给专用NPU，形成CPU+NPU组合。任务足够固定时，通用CPU少做重复工作，延迟和能耗就有优化空间。

不过，算子属于软件层，自定义指令和NPU属于硬件层。编译器、算子库和运行时必须把两边接起来。RISC-V提供的是扩展自由，并不会自动把PyTorch、TensorFlow里的模型变成高效机器码。

这条路线更适合语音唤醒、本地识别等长期稳定的任务。模型频繁变化，过窄的扩展可能很快闲置；不同厂商各做一套，迁移时还要重新处理算子映射和编译后端。定制能省掉一部分通用硬件，也会增加维护成本。

从PyTorch、TensorFlow导出模型后，仍要处理量化、算子覆盖、编译器后端、运行时和驱动。任何一层缺口，都可能让NPU或自定义指令无法充分利用。

即使Linux内核或Android已经能够启动，应用层仍要面对厂商扩展差异。vLLM、KV Cache等优化也得放回具体设备判断：模型规模、内存预算和推理方式不同，服务器端经验未必能直接搬到边缘芯片。用单个框架或库的适配来证明整套软件已经成熟，并不可靠。

此前《从910B迁移到910C：那些被忽略的算子兼容性坑位清单》讨论过类似问题：硬件切换之后，算子、编译器和运行时都要重新核对。RISC-V允许更深的定制，适配清单也要落到具体扩展和具体芯片。

高性能CPU核心、NPU和SoC的设计验证，并不会因为指令集开放而变简单。中小厂商依赖现成IP时，可定制空间也会受到供应商方案限制。扩展缺少统一规范，则会把压力传给编译器、工具链和应用开发者。

RISC-V更适合任务边界清楚、功耗预算严格、团队又能维护软硬件协同的项目。这样的条件常见于可穿戴设备、智能家居和部分工业物联网终端。ARM的强项则是高度优化的现成架构、成熟工具和更广的软件基础。项目选型时，授权方式只是一个条件，量产风险和长期维护同样要算进去。

接下来值得盯住的是可复现测试：使用同一模型和同一精度，公开制程与测试环境，再比较延迟、功耗和内存占用；同时检查自定义扩展能否被编译器和框架稳定调用。RISC-V在边缘AI上有真实的设计余地，但距离全面替代ARM还很远。具体产品能不能赢，最终由芯片、软件和交付决定，架构名称本身给不了答案。

RISC-V 边缘计算低功耗AI 定制芯片